작성일
2024.10.14
수정일
2024.10.16
작성자
김주원
조회수
973

[3학년] 디지털회로설계실험 9주차 통합공지(10/28~10/30)

안녕하세요, 3학년 실험 월요일 분반 조교 김주원 입니다.


실험 공지는 통합공지로 월,화,수요일 분반 모두 공동적용 됩니다.

 

(8주차) 10/21~10/23 시험기간 휴강

 

-----------------------------------------------------------------------------------------------------------------------------------------------

<9주차 실험내용>

 

9장 : 명령어 세트와 OP CODE

10장 : Control Block

-----------------------------------------------------------------------------------------------------------------------------------------------

<보고서>

 

예비보고서 

 

1. 9장을 참고하여 명령어 별 제어신호, Opcode에 대해 조사하고 Opcode의 Instruction Decoder를 설계하세요. (총 32종의 Opcode에 해당하는 decoder)


2. P.90의 logic equation을 참고하여 Instruction decoder에서 설계한 opcode, sign 및 zero flag를 입력으로 갖고 그림 10.8의 33개 output을 갖는 Control block의 Verilog HDL을 이해하고 보고서는 첨부파일을 붙여오세요(출력 못 하시면 수기 작성 가능).

 

 

3. ring counter에 대해 조사하고, ring counter의 설계과정(진리표, 불대수식 필수) 및 회로도 (책 참고 - 10장).

 

4. Instruction Decoder, ring counter에 필요한 testbench 작성. (보고서 작성시에는 Inst Decoder의 명령어 tb를 전부 작성할 필요 없지만, 실험실에선 모두 체크하는 걸 권장함.)


 

5. fetch cycle과 decoder cycle을 포함한 Control Block의 testbench를 작성.


결과보고서

 

1. 설계한 ALU & ACC의 schematic, testbench, symbol, simulation result를 첨부하고 각 결과에 대하여 자세히 설명하세요.

 

-----------------------------------------------------------------------------------------------------------------------------------------------

예비 보고서와 결과 보고서는 수기로 작성후 스캔하여 pdf파일로 아래의 제목 양식을 지켜 아래 부조교님 이메일로 보내주시기 바랍니다. 따로 양식은 없으며 자유롭게 작성하되, 필수적으로 포함되어야 하는 문항은 공지사항에 기재하겠습니다.

 

메일 제목   :   디지털회로실험_X요일(XXX)_X주차실험보고서_학번_이름

                       ex) 디지털회로실험_화요일(059)_1주차실험보고서_202224000_홍길동

 

파일명 :  디지털회로실험_X요일(XXX)_X주차예비보고서_학번_이름

               디지털회로실험_X요일(XXX)_X주차결과보고서_학번_이름

 

부조교 연락처(월, 화, 수 공통)

허준원

wnsdnjs0503@naver.com

 

-----------------------------------------------------------------------------------------------------------------------------------------------

다른 문의사항 있으시면 각 분반 조교에게 연락주시면 답장드리겠습니다.

실험조교 연락처

 

월요일 분반

 

화요일 분반

수요일 분반

 

WCCL 연구실

김주원

jwkim@pusan.ac.kr

 

집적회로 및 시스템 설계 연구실

최정호

hoyadul02@pusan.ac.kr

집적회로 및 시스템 설계 연구실

박건욱

rjsdnr9702@pusan.ac.kr

 

첨부파일